职责描述： 

1、负责synthesis/Formal check/Low power check等flow的建立与优化 

2、负责SOC芯片的综合实现及网表交付 

3、负责顶层及模块级SDC的结构及流程设计，协同RTL Designer/DFT Engineer完成SDC创建与维护，完成SDC质量检查及交付 

4、负责SOC芯片的chip level timing signoff，配合PR工程师完成timing分析与收敛

任职要求： 

1、5年以上相关工作经验 

2、熟练掌握Synthesis/Formal/STA工具和流程 

3、熟悉7nm或以下工艺，熟悉mv timing signoff 

4、具有良好的脚本能力及分析和解决问题的能力 

5、有责任心，具备团队合作精神